This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-161283

(43)Date of publication of application: 21.06.1996

(51)Int.CI.

G06F 15/177

(21)Application number : 06-330694

(71)Applicant:

SONY CORP

(22)Date of filing:

07.12.1994

(72)Inventor:

KAMEYAMA NAOKI

SUGINO AKINOBU


YASUI HIROYUKI

(54) PLURAL PROCESSOR SYSTEMS

(57)Abstract:

PURPOSE: To embody plural processor systems whose constitutions can be further simplified.

CONSTITUTION: By making a slave processor 22 a reset state by a reset means 26, reading the boot code of the slave processor 22 from a memory 24, writing the code in the area corresponding to the boot code storage address of a shared memory 23, making the slave processor 22 read the boot code on the shared memory 23 by releasing the reset state of the slave processor 22 and starting the slave processor 22, the reading exclusive memory which has been required on a slave side to store the precode of a conventional slave processor 22 can be reduced. As a result, the constitution can be further simplified.



LEGAL STATUS

[Date of request for examination]

06.06.2001

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-161283

(43)公開日 平成8年(1996)6月21日

(51) Int.Cl.6

識別記号 庁内整理番号 FΙ

技術表示箇所

G06F 15/177

G06F 15/16

420 S

審査請求 未請求 請求項の数3 FD (全 9 頁)


(21)出願番号	特願平6-330694	(71)出顧人	000002185
(22)出顧日	平成6年(1994)12月7日	(72)発明者	
		(72)発明者	東京都品川区北品川6丁目7番35号ソニー 株式会社内 杉野 彰信
		(70) 94 117 ++	東京都品川区北品川6丁目7番35号ソニー 株式会社内
		(72)発明者	安居 宏之 東京都品川区北品川6丁目7番35号ソニー 株式会社内
•		(74)代理人	弁理士 田辺 惠基

(54)【発明の名称】 複数プロセツサシステム

(57)【要約】

【目的】本発明は複数プロセツサシステムに関し、一段 と構成を簡易にし得る複数プロセツサシステムを実現す

【構成】リセツト手段26によつてスレーププロセッサ 22をリセツト状態にし、メモリ24からスレーププロ セツサ22のプートコードを読み出して共有メモリ23 のプートコード格納アドレスに対応する領域に書き込 み、スレーププロセツサ22のリセツト状態を解除する ことによつてスレーププロセツサ22に共有メモリ23 上のプートコードを読み出させて当該スレーププロセツ サ22を立ち上げることにより、従来スレーププロセツ サ22のプートコードを格納しておくためスレープ側に 必要だつた読み出し専用メモリを削減することができ、 これにより一段と構成を簡易にできる。



【特許請求の範囲】

【請求項1】マスタプロセツサと少なくとも1つのスレ ーププロセツサとを有し、当該マスタプロセツサとスレ ーププロセツサとを共有メモリを介して接続してなる複 数プロセツサシステムにおいて、

上記マスタプロセツサの制御に応じて上記スレーププロ セツサをリセツト状態にさせるリセツト手段と、

上記共有メモリを、上記スレーププロセツサのプートコ ード格納アドレスを含むアドレス領域に割り当てるアド レスデコーダと、

上記スレーププロセツサのプートコードが格納され、上 記マスタプロセツサによつて読み出し可能なメモリとを 具え、

上記リセツト手段によつて上記スレーププロセツサをリ セツト状態にし、上記マスタプロセツサによつて上記メ モリから上記スレーププロセツサのブートコードを読み 出して上記共有メモリの上記プートコード格納アドレス に対応する領域に書き込み、上記スレーププロセツサの リセツト状態を解除することによつて上記スレーププロ セツサに上記共有メモリ上のプートコードを読み出させ 20 て当該スレーププロセツサを立ち上げることを特徴とす る複数プロセツサシステム。

【請求項2】マスタプロセツサと少なくとも1つのスレ ーププロセツサとを有し、当該マスタプロセツサとスレ ーププロセツサとを共有メモリを介して接続してなる複 数プロセツサシステムにおいて、

上記マスタプロセツサの制御に応じて上記スレーププロ セツサをリセツト状態にさせるリセツト手段と、

上記共有メモリを、上記スレーププロセツサのプートコ ード格納アドレスを含むアドレス領域に割り当てるアド *30* レスデコーダと、

上記スレーププロセツサによつて書き込み及び読み出し 可能な第1のメモリと、

上記マスタプロセツサが上記共有メモリに書き込んだブ ログラムコードを読み出して上記第1のメモリに格納す る命令内容でなる上記スレーププロセッサのプートコー ド及び上記スレーププロセッサのプログラムコードが格 納され、上記マスタプロセツサによつて読み出し可能な 第2のメモリと、

を具え、

上記リセツト手段によつて上記スレーププロセツサをリ セツト状態にし、上記マスタプロセツサによつて上記第 2のメモリから上記スレーププロセツサのプートコード を読み出して上記共有メモリの上記プートコード格納ア ドレスに対応する領域に書き込み、上記スレーププロセ ツサのリセツト状態を解除することによつて上記スレー ププロセツサに上記共有メモリ上のプートコードを読み 出させて当該スレーププロセツサを立ち上げ、さらに上 記スレーププロセツサに上記プートコードの命令内容を

第2のメモリから読み出して上記共用メモリ上に書き込 んだプログラムコードを当該共用メモリから読み出して 上記第1のメモリに格納することを特徴とする複数プロ セツサシステム。

【請求項3】上記マスタプロセツサが上記第2のメモリ から読み出して上記共用メモリ上に書き込んだプログラ ムコードを当該共用メモリから読み出して上記第1のメ モリに格納する処理を繰り返し実行することを特徴とす る請求項2に記載の複数プロセツサシステム。

10 【発明の詳細な説明】

[0001]

【目次】以下の順序で本発明を説明する。

産業上の利用分野

従来の技術 (図4)

発明が解決しようとする課題

課題を解決するための手段(図1~図3)

作用(図1~図3)

実施例(図1~図3)

発明の効果

[0002]

【産業上の利用分野】本発明は複数プロセツサシステム に関し、例えば複数のCPU (Central Processing Uni t)を有するシステムに適用して好適なものである。 [0003]

【従来の技術】従来、複数のCPUを有するシステム (以下これを複数CPUシステムと呼ぶ) においては、 各CPU間のインターフエースとして入出力ポートを2 つ持ついわゆるデユアルポートRAM (Random Access Memory) が一般的に用いられている。

【0004】例えば図4に示すように、複数CPUシス テム1では、マスタ側のCPU2とスレーブ側のCPU 3、4との間にそれぞれデユアルポートRAM (DPR AM) 5、6を設け、当該デユアルポートRAM5、6 をマスタ側とスレープ側の両方でアクセスすることによ りマスタ側とスレープ側との間でデータ等を受け渡すよ うになされている。ここで各CPU2~4に対してはそ れぞれ不揮発性メモリのROM (Read Only Memory) 7 ~9が設けられており、各CPU2~4はそれぞれこの ROM7~9に格納されたプログラムコードに基づいて 40 動作する。また各CPU2~4に対してはそれぞれ揮発 性メモリのRAM10~12が設けられており、各CP U2~4はそれぞれこのRAM10~12に対して種々 のデータを読み書きする。

[0005]

【発明が解決しようとする課題】ところで複数CPUシ ステム1においては、スレープ側のCPU3、4を動作 させるプログラムコードの大部分をマスタ側のROM7 に格納しておき、そのプログラムコードをそれぞれデユ アルポートRAM5、6を介してRAM11、12にコ 実行させることによつて、上記マスタプロセツサが上記 50 ピーすることにより、ROM 8、9の容量を比較的小さ

·-· 3

くすることができると考えられる。

【0006】しかしながら複数CPUシステム1では、上述のようにスレーブ側のCPU3、4を動作させるプログラムコードの大部分をマスタ側からコピーするようにしたとしても、CPU3、4のブートコード(すなわちCPU3、4がリセツト直後に読み出して立ち上がるために必要なコード)やCPU3、4がそれぞれデユアルボートRAM5、6を介してデータを送受信するときに必要なプログラムコードを格納するためにROM8、9がどうしても必要である。すなわちROM8、9の容 10量を小さくすることはできるが、比較的高価なROM8、9を完全になくすことができず、この分全体として構成を簡易にし得ないと共に、コスト的に高くなる問題がある。

【0007】またデユアルポートRAMを用いて各CP U間でデータ通信するものとしてこの他にも、特開平 1 -312659号公報に記載されるものがある。これに記載さ れる複数CPUシステムでは、メインCPUとトランス CPUとの間でステータス情報を通信する場合、送信側 はデユアルポートRAM上の所定のステータス情報を変 20 更すると共に、変更したステータス情報を指示するヘツ ダをセツトし、受信側は変更されたステータス情報をへ ツダによつて分析して当該変更されたステータス情報を 読み出すようになされている。これによりこの複数CP Uシステムでは、1回の通信で同時に複数のステータス 情報を変更して送信でき、処理時間を低減することがで きる。しかしながらこの複数CPUシステムでも、通信 する際に必要なプログラムコードを格納するためにRO Mを必要とし、この分全体として構成を簡易にし得ない と共に、コスト的に高くなる問題がある。

【0008】本発明は以上の点を考慮してなされたもので、一段と構成を簡易にし得る複数プロセツサシステムを提案しようとするものである。

[0009]

【課題を解決するための手段】かかる課題を解決するた め本発明においては、マスタプロセツサ21と少なくと も1つのスレーププロセツサ22とを有し、当該マスタ プロセツサ21とスレーププロセツサ22とを共有メモ リ23を介して接続してなる複数プロセツサシステム2 0において、マスタプロセツサ21の制御に応じてスレ 40 ーププロセツサ22をリセツト状態にさせるリセツト手 段26と、共有メモリ23を、スレーププロセツサ22 のプートコード格納アドレスを含むアドレス領域に割り 当てるアドレスデコーダ28と、スレーププロセツサ2 2のプートコードが格納され、マスタプロセツサ21に よつて読み出し可能なメモリ24とを設け、リセツト手 段26によつてスレーププロセツサ22をリセツト状態 にし、マスタプロセツサ21によつてメモリ24からス レーププロセツサ22のプートコードを読み出して共有 メモリ23のプートコード格納アドレスに対応する領域 50

に書き込み、スレーププロセツサ22のリセツト状態を解除することによつてスレーププロセツサ22に共有メモリ23上のプートコードを読み出させて当該スレーププロセツサ22を立ち上げるようにした。

【0010】また本発明においては、マスタプロセツサ 21と少なくとも1つのスレーププロセツサ22とを有 し、当該マスタプロセツサ21とスレーププロセツサ2 2とを共有メモリ23を介して接続してなる複数プロセ ツサシステム20において、マスタプロセツサ21の制 御に応じてスレーププロセツサ22をリセツト状態にさ せるリセツト手段26と、共有メモリ23を、スレープ プロセツサ22のプートコード格納アドレスを含むアド レス領域に割り当てるアドレスデコーダ28と、スレー ププロセツサ22によつて書き込み及び読み出し可能な 第1のメモリ27と、マスタプロセツサ21が共有メモ リ23に書き込んだプログラムコードを読み出して第1 のメモリ27に格納する命令内容でなるスレーププロセ ツサ22のプートコード及びスレーププロセツサ22の プログラムコードが格納され、マスタプロセツサ21に よつて読み出し可能な第2のメモリ24とを設け、リセ ツト手段26によつてスレーププロセツサ22をリセツ ト状態にし、マスタプロセツサ21によつて第2のメモ リ24からスレーププロセツサ22のプートコードを読 み出して共有メモリ23のプートコード格納アドレスに 対応する領域に書き込み、スレーププロセツサ22のリ セツト状態を解除することによつてスレーププロセツサ 22に共有メモリ23上のプートコードを読み出させて 当該スレーププロセツサ22を立ち上げ、さらにスレー ブプロセツサ22にプートコードの命令内容を実行させ ることによつて、マスタプロセツサ21が第2のメモリ 24から読み出して共用メモリ23上に書き込んだプロ グラムコードを当該共用メモリ23から読み出して第1 のメモリ27に格納するようにした。

【0011】また本発明においては、マスタプロセツサ21が第2のメモリ24から読み出して共用メモリ23上に書き込んだプログラムコードを当該共用メモリ23から読み出して第1のメモリ27に格納する処理を繰り返し実行するようにした。

[0012]

【作用】リセツト手段26によつてスレーププロセツサ22をリセツト状態にし、マスタプロセツサ21によつてメモリ24からスレーププロセツサ22のプートコードを読み出して共有メモリ23のブートコード格納アドレスに対応する領域に書き込み、スレーププロセツサ22に共有メモリ23上のブートコードを読み出させて当該スレーププロセツサ22を立ち上げるようにしたことにより、従来スレーププロセツサ22のプートコードを格納しておくためスレーブ側に必要だつた読み出し専用メモリを削減することができる。

=

【0013】またリセツト手段26によつてスレーププ ロセツサ22をリセツト状態にし、マスタプロセツサ2 1によつて第2のメモリ24からスレーププロセツサ2 2のプートコードを読み出して共有メモリ23のプート コード格納アドレスに対応する領域に書き込み、スレー ププロセツサ22のリセツト状態を解除することによつ てスレーププロセツサ22に共有メモリ23上のプート コードを読み出させて当該スレーププロセツサ22を立 ち上げ、さらにスレーププロセツサ22にプートコード の命令内容を実行させることによつて、マスタプロセツ 10 サ21が第2のメモリ24から読み出して共用メモリ2 3上に書き込んだプログラムコードを当該共用メモリ2 3から読み出して第1のメモリ27に格納するようにし たことにより、第2のメモリ24に格納されたスレープ プロセツサ22のプログラムコードを第1のメモリ27 にコピーできると共に、従来スレーブプロセツサ22の プートコードやプログラムコードを格納しておくためス レーブ側に必要だつた読み出し専用メモリを削減するこ とができる。

【0014】またマスタプロセッサ21が第2のメモリ24から読み出して共用メモリ23上に書き込んだプログラムコードを当該共用メモリ23から読み出して第1のメモリ27に格納する処理を繰り返し実行するようにしたことにより、共用メモリ23の容量よりも大きなプログラムコードを第1のメモリ27にコピーできる。

[0015]

【実施例】以下図面について、本発明の一実施例を詳述する。

【0016】図1において、20は全体として本発明を適用した複数CPUシステムを示し、マスタ側のCPU 3021とスレープ側のCPU22との間にデユアルポートRAM(DPRAM)23を設け、当該デユアルポートRAM23をマスタ側とスレーブ側の両方でアクセスすることによりマスタ側とスレーブ側の間で種々のコードやデータを受け渡すようになされている。

【0017】この実施例の場合、マスタ側には不揮発性メモリのROM24が設けられ、このROM24にマスタ側のCPU21を動作させるプログラムコードやスレープ側のCPU22を動作させるプログラムコード (リセツト解除後にCPU22が読み出して実行するプート 40コードを含む)が格納されている。またマスタ側には揮発性メモリのRAM25が設けられており、マスタ側のCPU25はこのRAM25を作業領域として種々のデータを読み書きする。さらにマスタ側にはCPU21の指示に応じてリセツト信号RSTを生成する入出力ボートいわゆるI/Oボート26が設けられており、このリセツト信号RSTをスレープ側のCPU22に対して出力して当該CPU22をリセツト状態にするようになされている。この場合、CPU21、デユアルポートRAM23、ROM24、RAM25及びI/Oボート2650

はそれぞれバスB』によつて接続され、このバスB』を介して書き込み制御信号、読み出し制御信号、セレクト信号、アドレス信号、データ等の種々の情報を受け渡すようになされている。

【0018】これに対してスレーブ側には揮発性メモリ のRAM27が設けられており、デユアルポートRAM 23を介してコピーしたCPU22を動作させるための プログラムコードをこのRAM27に格納するようにな されている。またRAM27はCPU22の作業領域と しても使用され、種々のデータが読み書きされる。さら にスレープ側には簡単なPLD (Programmable Logic D evice)で構成されたアドレスデコーダ28が設けられ ており、このアドレスデコーダ28によつてCPU22 のアドレス信号をデコードし、その結果得た信号をチツ プセレクト信号CSとしてデユアルポートRAM23に 供給することにより、当該デユアルポートRAM23を プートコード格納アドレスを含む領域に割り当てるよう になされている。この場合、CPU22、RAM27、 デユアルポートRAM23及びアドレスデコーダ28は それぞれバスB: によつて接続され、このバスB: を介 して書き込み制御信号、読み出し制御信号、セレクト信 号、アドレス信号、データ等の種々の情報を受け渡すよ うになされている。

【0019】ここでデュアルポートRAM23を例えば16 (Kbit) のもの2つで構成し、RAM27を例えば256 (Kbit) のスタテイツクRAM (SRAM) 4つで構成した場合には、スレーブ側のCPU22のメモリマツブを例えば図2(A)に示すように構成する。この図2(A)に示すように、スレーブ側のCPU22のメモリ領域(00000(h)~FFFFF(h)番地)に対して、リセツト直後にCPU22が読み出すアドレスはFFFFO(h)番地であるため、デュアルポートRAMのアドレスをアドレスデコーダ28によつてFFFFO(h)番地を含む領域(すなわちF0000(h)~FFFFF(h)番地の領域)に割り当てる。

【0020】因みに、図2(A)においては、F0000(h)~FFFFFF(h)番地の領域(すなわち64 [KByte])をデユアルポートRAM領域としているが、使用するデユアルポートRAMが16 [Kbit]のもの2つであるため(すなわち4(KByte]であるため)、実際には、図2(B)に示すように、16個(F?000(h)~F?FFF(h)番地;?=0~F)の4(KByte]の領域に対して2つのデユアルポートRAMを繰り返し割り当てる。またマスタ側のCPU21から見たデユアルポートRAMのアドレスをCO000(h)~COFFF(h)番地にすれば、マスタ側のアドレスCOXXX(h)番地とスレーブ側のアドレスF?XXX(h)番地(?=0~F)が対応するアドレスになる。従つてスレーブ側のCPU22のブートコードはマスタ側からCOFFO(h)番地に書き込まれる。

れている。この場合、CPU21、デユアルポートRA $\begin{bmatrix} 0 & 0 & 2 & 1 \end{bmatrix}$ ここでこのような構成を有する複数CPU M23、ROM24、RAM25及びI/Oポート26 50 システム20においては、図3に示すような処理手順を

*= 7

実行することにより、マスタ側のCPU21からスレープ側のCPU22を立ち上げると共に、マスタ側からスレープ側にプログラムコードをダウンロード(すなわち転送)する。まずマスタ側のCPU21は、電源投入後ステップSP1から入つて続くステップSP2において、I/Oボート26を制御してスレープ側のCPU22に対してリセット信号RSTを出力することにより、当該スレープ側のCPU22をリセット状態にさせる。次にマスタ側のCPU21は、ステップSP3において、ROM24からスレープ側のCPU22のプートコードを読み出し、デユアルボートRAM23に書き込む。

【0022】この場合、CPU22のプートコードはリセット解除直後に当該CPU22が読みに行く領域に書き込まれる(すなわち上述のメモリマップ例によれば、マスタ側から見てCOFFO(b)番地の領域)。またこのとき書き込まれるプートコードには、スレープ側のCPU22がデユアルポートRAM23に書き込まれているコードをRAM27にコピーすると共に、コピー終了後にCPU22がそのコピーしたコードに基づいて動作するよ20方な情報が含まれている。

【0023】次にマスタ側のCPU21は、ステツプS P4においてI/Oポート26を制御してリセツト信号 RSTを解除し、スレープ側のCPU22のリセツト状 態を解除する。そしてマスタ側のCPU21はステツブ SP5に移り、スレープ側からの追加コード転送要求を 待つ。この状態において、追加コード転送要求が発生す ると、マスタ側のCPU21はステップSP6に移り、 ROM24から追加コードを読み出して当該追加コード をデユアルポートRAM23に書き込むと共に、スレー 30 ブ側のCPU22に対して読み出し要求を出力する。こ の読み出し要求の出力はデユアルポートRAM23が持 つ割り込み発生機能によつて実現される。因みに、この 実施例の場合には、デユアルポートRAM23上にフラ グを用意しておき、そのフラグを判別することによつて 割り込みが読み出し要求であるかそれ以外のものである かを区別するようになされている。

【0024】次にマスタ側のCPU21は、ステツブSP7においてスレーブ側に転送すべきコードの有無を判断し、転送すべきコードがある場合には再びステツブSP5に戻つて同様の処理を繰り返し、転送すべきコードがない場合(すなわち転送すべきコードを全で転送し終えた場合)にはステツブSP8に移つて転送手順を終了する。因みに、転送手順を終了する場合、最後に転送するコードの後ろに所定のデータを付加することによつて転送手順の終了をスレーブ側のCPU22に対して通知する。

【0025】このようなマスタ側のCPU21の処理に 対して、スレープ側のCPU22は電源投入後ステップ SP10から入り、リセット信号RSTの受信によつて 50 続くステツブSP11でリセツト状態になり、動作を停止する。そしてスレーブ側のCPU22はリセツト信号RSTが解除されると続くステツブSP12でリセツト状態を解除する。そしてスレーブ側のCPU22はステツブSP13においてデユアルポートRAM23からブートコードを読み出し(すなわち上述のメモリマツブ例によれば、スレーブ側から見てPFPFO(h)番地の領域を読みに行く)、そのブートコードをブログラムとして動作を開始して立ち上がる。この場合、ブートコードには上述したようにスレーブ側のCPU22がデユアルポートRAM23に書き込まれているコードをRAM27にコピーすると共に、コピー終了後CPU22がそのコピーしたコードに基づいて動作するような情報が含まれている

【0026】このためスレーブ側のCPU22は、続くステツプSP14においてデユアルポートRAM23上のコードをRAM27にコピーし、そのRAM27上のコードに基づいて動作する(すなわち動作形態をRAM27上に移す)。次にスレーブ側のCPU22はステツプSP15で迫加コード転送要求を転送要求待ち状態にあるマスタ側のCPU21に対して出力した後、マスタ側からの読み出し要求を待つ。この場合、転送要求の出力はデユアルポートRAM23が持つ割り込み発生機能によつて実現される。因みに、この実施例の場合には、デユアルポートRAM23上にフラグを用意しておき、そのフラグを判別することによつて割り込みが転送要求であるかそれ以外のものであるかを区別するようになされている。

【0027】スレーブ側のCPU22はマスタ側から読み出し要求が発生すると、続くステツプSP16に移り、デユアルポートRAM23上のコードをRAM27にコピーし、そのRAM27上のコードに基づいて動作する。次にスレーブ側のCPU22はステツプSP17において受信するコードの有無を判断し、受信するコードがまだある場合には再びステツプSP15に戻つて同様の処理を繰り返し、受信するコードがない場合にはステツプSP18に移つて処理を終了する。因みに、受信するコードの有無を判断する場合、CPU22は転送されて来たコードに転送終了を意味する所定のコードが或るか否かを見て判断する。

【0028】このような処理手順をマスタ側のCPU21とスレープ側のCPU22とがそれぞれ実行することにより、ROM24に格納されているスレープ側のCPU22を動作させるプログラムコードを転送することができる。因みに、マスタ側のCPU21、スレープ側のCPU22がそれぞれ動作しているときにマスタ側とスレープ側との間でデータを転送する場合には、上述のようにリセツト信号RSTを用いず、デユアルボートRAM23の割り込み発生機能のみよつて行われる。すなわち送信側がデユアルボートRAM23にデータを書き込

んだときに受信側に対して割り込み要求を出力し、受信 側はこの割り込み要求に応じてデユアルポートRAM2 3 に書き込まれているデータを読み出す。これにより各 CPU21、22の動作を止めることなく、各CPU2 1、22間でデータを転送することができる。

【0029】以上の構成において、電源投入後、まずマ スタ側のCPU21はI/Oポート26によつてスレー プ側のCPU22に対してリセツト信号RSTを出力 し、当該CPU22をリセツト状態にさせる。 そしてマ スタ側のCPU21は、CPU22のリセツト状態を維 10 持したままROM24からCPU22のプートコードを 読み出してデユアルポートRAM23に書き込む。この 場合、プートコードはリセツト解除後にCPU22が読 みに行くデユアルポートRAM23の領域に対して書き 込まれる。プートコードの書き込みが終了すると、マス 夕側のCPU21はリセツト信号RSTを解除してスレ 一プ側のCPU22のリセツト状態を解除すると共に、 追加コードの転送要求待ち状態に入る。

【0030】一方、スレーブ側のCPU22はリセツト 信号RSTの解除によつて動作を開始し、デユアルボー 20 トRAM23の所定の領域(すなわちアドレスデコーダ 28によつて設定されたプートコードが書き込まれてい る領域)を読み出してそれを実行する。これによりスレ ープ側のCPU22が立ち上がる。この場合、プートコ ードにはデユアルポートRAM23上のコードをRAM 27にコピーし、コピー終了後そのコピーしたコード上 に自身の動作を移す手順が記されているため、CPU2 2はこの指示に従つてデュアルポートRAM23上のコ ードをRAM27にコピーすると共に、コピー終了後R AM27にコピーしたコード上に自身の動作を移す。次 30 にCPU22は追加コード転送要求をデユアルポートR AM23を介して転送要求待ち状態にあるマスタ側のC PU21に対して送出すると共に、読み出し要求待ち状 態に入る。

【0031】マスタ側のCPU21は、この追加コード 転送要求に応じてROM24から追加すべきコードを読 み出してデユアルポートRAM23に書き込むと共に、 読み出し要求をデユアルポートRAM23を介してスレ ープ側のCPU22に対して送出する。スレープ側のC PU22は、この読み出し要求に応じてデユアルポート RAM23上のコードをコピーし、そのコピーしたコー ド上に自身の動作を移す。そしてCPU22は、追加す るコードがまだある場合には、再び追加コード転送要求 を送出し、追加するコードがなくなるまでマスタ側のC PU21との間で転送手順を繰り返す。そしてスレーブ 側のCPU22は追加するコードがなくなつたら転送手 順を終了し、RAM27上のプログラムコードを実行す る。

【0032】このようにして複数CPUシステム20で

PU22を立ち上げると共に、デュアルポートRAM2 3よりも容量が大きいCPU22のプログラムコードを スレープ側に転送することができる。これにより従来必 要であつた比較的高価なROMをスレープ側から削除す ることができ、全体として構成を簡易にできると共に、 コストダウンすることができる。また複数CPUシステ ム20では、スレープ側のCPU22のプログラムコー ドをマスタ側のROM24に書き込んでおき、それをス レーブ側に転送するため、特にスレーブ側のCPU22 が増えた場合には、システムのソフトウエア管理を一元 化できると共に、ソフトウエアのバージヨンアツブ時に 煩雑なROM交換作業を減らすことができる。

10

【0033】以上の構成によれば、マスタ側のCPU2 1からスレーブ側のCPU22をリセツト状態にするI /Oポート26と、スレーブ側のCPU22から見たデ ユアルポートRAM23のアドレスをプートコード格納 アドレスを含む領域に設定するアドレスデコーダ28と を設け、マスタ側のCPU21からスレーブ側のCPU 22をリセツト状態にしてデユアルポートRAM23に CPU22のプートコードを書き込んだ後、CPU22 のリセツト状態を解除することにより、スレープ側のC PU22にプートコードを読み出させて当該スレープ側 のCPU22を立ち上げることができる。これにより従 来必要だつたROMを削除することができ、全体として 構成を簡易にできる。

【0034】またプートコード中に、マスタ側からデユ アルポートRAM23に書き込んだコードをRAM27 にコピーする命令を含ませておくことにより、スレーブ 側のCPU22を立ち上げた後、CPU22を動作させ るプログラムコードをマスタ側からスレープ側に転送す ることができる。

【0035】なお上述の実施例においては、プロセツサ としてCPU21、22が用いられたシステムについて 述べたが、本発明はこれに限らず、プロセツサとしてD SP (Digital Signal Processor) が用いられたシステ ムでも良く、要はプロセツサを複数用いたシステムであ れば本発明を適用し得る。

【0036】また上述の実施例においては、アドレスデ コーダ28をPLDによつて構成した場合について述べ たが、本発明はこれに限らず、汎用ロジツクを用いて構 成しても良い。

【0037】さらに上述の実施例においては、デユアル ポートRAM23を用いてROM24上のコードをスレ ープ側のRAM27に転送した場合について述べたが、 本発明はこれに限らず、転送に際してDMA(Direct M emory Access) を用いても良い。

【0038】また上述の実施例においては、デユアルポ ートRAM23のアドレスをF0000(h)~FFFFF(h)番地の 領域に割り当てた場合について述べたが、本発明はこれ は、デユアルポートRAM23を介してスレーブ側のC50に限らず、リセツト直後にCPU22が読み出すアドレ

スを含む領域に設定しさえすれば、デユアルポートRA M23のアドレスとしては他の領域でも良い。

【0039】さらに上述の実施例においては、マスタ側からスレープ側にコードを転送する際(図3参照)、転送手順の終了をマスタ側からスレープ側に通知する場合について述べたが、本発明はこれに限らず、スレープ側からマスタ側に通知するようにしても良い。

【0040】また上述の実施例においては、不揮発性メ モリとしてROM24を用いた場合について述べたが、 本発明はこれに限らず、不揮発性メモリとしてフラツシ 10 出して第1のメモリに格納するようにしたことにより、 ユメモリ等を用いても良い。 第2のメモリに格納されたスレーププロセッサのプログ

【0041】さらに上述の実施例においては、I/Oポート26によつてリセツト信号RSTを生成する場合について述べたが、本発明はこれに限らず、CPU21が出力ポートを有するものであれば当該CPU21でリセット信号RSTを生成するようにしても良い。

[0042]

【発明の効果】上述のように本発明によれば、リセット手段によつてスレーブプロセツサをリセット状態にし、マスタプロセツサによつてメモリからスレーブプロセツ かのプートコードを読み出して共有メモリのプートコード格納アドレスに対応する領域に書き込み、スレーブプロセツサのリセット状態を解除することによつてスレーブプロセツサに共有メモリ上のプートコードを読み出させて当該スレーブプロセツサを立ち上げるようにしたことにより、従来スレーブプロセツサのブートコードを格納しておくためスレーブ側に必要だつた読み出し専用メモリを削減することができる。かくするにつき一段と構成を簡易にし得る複数プロセツサシステムを実現できる。

【0043】またリセツト手段によつてスレーププロセツサをリセツト状態にし、マスタプロセツサによつて第

2のメモリからスレーブプロセツサのブートコードを読み出して共有メモリのブートコード格納アドレスに対応する領域に書き込み、スレーブプロセツサのリセツト状態を解除することによつてスレーププロセツサに共有メモリ上のブートコードを読み出させて当該スレーププロセツサを立ち上げ、さらにスレーププロセツサにブートコードの命令内容を実行させることによつて、マスレープログラムコードを当該共用メモリからよりに格納されたスレーププロセツサのブートコードやプログラムコードを第1のメモリにおれてレーププログラムコードを第1のメモリにコピーできると共に、グラムコードを第1のメモリにコピーできると共に、グネスレーププロセツサのブートコードやプログラムコードを納しておくためスレーブ側に必要だつた読み出し専用メモリを削減することができる。かくするにつ段は構成を簡易にし得る複数プロセツサシステムを実現できる。

12

【図面の簡単な説明】

【図1】本発明の一実施例による複数CPUシステムの 構成を示すプロツク図である。

【図2】スレーブ側のCPUのメモリマツプを示す略線 図である。

【図3】スレーブ側にプログラムコードを転送する際の 手順を示すフローチヤートである。

【図4】従来の複数CPUシステムの構成を示すプロツク図である。

【符号の説明】

1、20……複数CPUシステム、2、21……マスタ 側のCPU、3、4、22……スレーブ側のCPU、 0 5、6、23……デユアルポートRAM、7~9、24 ……ROM、10~12、25、27……RAM、26 ……I/Oポート、28……アドレスデコーダ。

【図1】




図1 複数CPUシステムの構成

【図2】

٠__-





図2 スレーブ側のCPUのメモリマツブ



[図4]

図4 従来の複数CPUシステムの構成

--

【図3】




図3 スレーブ側にプログラムコードを転送する手順